THIN FILM TRANSISTOR MATRIX AND ITS MANUFACTURE

Patent number:

JP4334061

Publication date:

1992-11-20

Inventor:

TANAKA TSUTOMU; YANAI KENICHI; OGATA HIROSHI;

TANAKA TOSHIICHI

Applicant:

FUJITSU LTD

Classification:

- international:

G02F1/1343; G02F1/136; H01L21/336; H01L27/12;

H01L29/786; G02F1/13; H01L21/02; H01L27/12; H01L29/66;

(IPC1-7): G02F1/1343; G02F1/136; H01L27/12; H01L29/784

- european:

Application number: JP19910102996 19910509 Priority number(s): JP19910102996 19910509

Report a data error here

Abstract of JP4334061

PURPOSE:To obtain a thin film transistor matrix having a structure wherein the short circuit between data bus lines and gate bus lines and the disconnection of the gate bus lines are not generated. CONSTITUTION:The following are provided; a transparent insulative substrate 1, a transparent insulative layer 3 covering the substrate 1, and a plurality of parallel data bus lines 6 buried in the insulative layer 3 in the manner in which the height of the surface becomes nearly equal to the height of the surface of the insulative layer 3. A device is constituted of the following; a drain electrode 7 and a source electrode 8 laminated in order on the transparent insulative layer 3, an operating semiconductor layer 10, gate insulating layers 11, 12, a gate electrode 13, and a thin film transistor matrix having a plurality of parallel gate bus lines 14 perpendicularly intersecting a plurality of the parallel data bus lines 6.

Data supplied from the esp@cenet database - Worldwide

(19) 口本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-334061

(43)公開日 平成4年(1992)11月20日

(51) Int.Cl. ⁵ H 0 1 L	20/784	識別記号	庁内整理番号	FI	技術表示箇所
	1/1343		9018-2K		
	1/136	500	9018-2K		7 · · · · · · · · · · · · · · · · · · ·
H01L	27/12	Α	8728 - 4M		
			9056 - 4M	H01L	29/78 3 1 1 A
					審査請求 未請求 請求項の数3(全 6 頁)
(21) 出願番号	}	特願平3-102996		(71)出願人	. 000005223
					富士通株式会社
(22)出顧日		平成3年(1991)5	月9日		神奈川県川崎市中原区上小田中1015番地
				(72)発明者	田中勉
					神奈川県川崎市中原区上小田中1015番地
				1	富士通株式会社内
				(72)発明者	梁井 健一
					神奈川県川崎市中原区上小田中1015番地
					富士通株式会社内
				(72)発明者	大形 公士
					神奈川県川崎市中原区上小田中1015番地 .
					富士通株式会社内
				(74)代理人	. 弁理士 井桁 貞一
					最終頁に続く


(54)【発明の名称】 薄膜トランジスタマトリツクス及びその製造方法


(57)【要約】

【目的】 薄膜トランジスタマトリックス及びその製造 方法に関し、データバスラインとゲートバスライン間の 短絡やゲートバスラインの断線の生じない構造の薄膜ト ランジスタマトリックスの提供を目的とする。

【構成】 透明絶緑性基板 1 と、透明絶緑性基板 1 を覆う透明絶緑層 3 と、透明絶緑層 3 に表面の高さが透明絶緑層 3 表面の高さとほぼ等しくなるように埋め込まれた複数の平行なデータバスライン 6 と、透明絶緑層 3 上に順次積層されたソース・ドレイン電極 7、8、勁作半導体層 10、ゲート絶緑層 11、12、ゲート電極 13 と、絶縁層 12を介して複数の平行なデータバスライン 6 と直交する複数の平行なゲートバスライン 14を有する薄膜トランジスタマトリックスにより構成する。

実施例のTFTマトリックスの断面図





(2)

特開平4-334061

1

【特許請求の範囲】

【請求項1】 透明絶縁性基板(1) と, 該透明絶縁性基 板(1)を覆う透明絶縁層(3) と, 該透明絶縁層(3) に表面 の高さが該透明絶録層(3)表面の高さとほぼ等しくなる ように埋め込まれた複数の平行なデータパスライン(6) と, 該透明絶縁層(3) 上に順次積層されたソース・ドレ イン電極(7, 8), 動作半導体層(10), ゲート絶縁層(11, 12), ゲート電板(13)と,絶緑層(12)を介して該複数の 平行なデータバスライン(6) と直交する複数の平行なゲ ンジスタマトリックス。

【請求項2】 透明絶縁性基板(1) 上に透明絶縁層(3) を形成する第1の工程と、該透明絶縁層(3)上に複数の 平行な溝を有するマスク(4) を用いて該透明絶縁層(3) をエッチングし、該透明絶縁層(3) に開孔(5) を形成し た後, 該開孔(5)を金属層で埋め込んで, 表面の髙さが 該透明絶縁層(3) 表面の高さとほぼ等しい複数の平行な データバスライン(6)を形成する第2の工程と、全面に 透明導電体を被着した後それをパターニングして、ドレ と,全面に半導体層を堆積した後それをパターニングし て, 該ドレイン電極(7) 及び該ソース電極(8) 間の該透 明絶縁層(3) 上から両側の該ドレイン電極(7) 及び該ソ 一ス電極(8) 上に展延する動作半導体層(10)を形成する 第4の工程と、該動作半導体層(10)を覆い全面に展延す るゲート絶縁層(12)を形成する第5の工程と、該ゲート 絶縁層(12)上に金属層を堆積した後それをパターニング して、該動作半導体層(10)上にゲート電極(13)及び該ゲ ート電極(13)に接続しかつ該複数の平行なデータバスラ 平行なゲートバスライン(14)を形成する第6の工程を有 し、該第1の工程乃至該第6の工程をこの順序で行うこ とを特徴とする薄膜トランジスタマトリックスの製造方 法。

【請求項3】 該透明絶緑層(3) 上に複数の平行な溝を 有するマスク(4) を用いて該透明絶縁層(3) をエッチン グレ、該透明絶縁層(3) に開孔(5) を形成した後、該開 孔(5) を埋め込む金属層表面の高さが該透明絶縁層(3) 表面の高さとほぼ等しくなるように全面に金属層を堆積 し, 該マスク(4) 上の該金属層を該マスク(4) とともに 40 除去し、該開孔(5) 周縁部に生じた該金属層のパリ(6a) を光を照射することにより溶融してなだらかにし、該透 明絶縁層(3)に埋め込まれた複数の平行なデータバスラ イン(6)を形成する第2の工程を有することを特徴とす る請求項2記載の薄膜トランジスタマトリックスの製造 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタマトリ ックス及びその製造方法に関する。近年、液晶ディスプ 50

レイ(LCD)、エレクトロルミネッセンス等の駆動素 子として、薄膜トランジスタ(TFT)マトリックスが 使用されるようになった。このようなTFTマトリック スにおいては、数十万箇のTFTが含まれ、製造の容易 性、製造歩留りの向上が強く要望されている。

[0002]

【従来の技術】図4は従来のスタガー型TFTマトリッ クスの平面図、図 5 (a), (b) は従来のスタガー型TFT マトリックスのA-A断面図、B-B断面図であり、1 ートバスライン(14)を有することを特徴とする薄膜トラ 10 はガラス基板,2はCr膜,3はSiO2層,6はデー タバスライン、7はドレイン電極、8はソース電極、9 はコンタクト層,10は動作半導体層,11,12はゲート絶 緑層, 13はゲート電極, 14はゲートバスラインを表す。 【0003】以下、これらの図を参照しながら従来例に ついて説明する。まず,ガラス板等の透明絶縁性基板 1 にCr膜を堆積し、それをパターニングして遮光膜2を 形成する。

【0004】全面に遮光膜2の絶縁層としてSiO2層 3を形成した後、ITO層およびn⁺型a-Si層を堆 イン電極(7) 及びソース電極(8) を形成する第3の工程 20 積する。そのITO層および n^+ 型a-Si層をパター ニングして、ドレイン電極7、ソース電極8、画素電極 15を形成する。

> 【0005】全面を覆うi型a-Si層,SiN.層を 連続堆積し、それらとn^{*}型a-Si層を一括パターニ ングしてコンタクト層9,動作半導体層10,ゲート絶縁 層11を形成する。

【0006】その後、大画面ではITO屑だけではバス ライン抵抗が高過ぎるので、A1等の金属を堆積し、そ れをパターニングして、ドレイン電極7に接続する抵抗 イン(6) と該ゲート絶縁層(12)を介して直交する複数の 30 の低いデータパスライン 6を形成する。この場合,A 1の膜厚はパスラインの幅にもよるが6000人程度が必要と される。

> 【0007】ゲートパスライン,データパスライン間の 絶縁層としてゲート絶縁層を兼ねるSiN.層12を形成 した後、全面にA 1等の金属を堆積し、それをパターニ ングして、ゲート電極13及びそれに接続するゲートバス ライン14を形成する。

【0008】このようにしてTFTマトリックスを完成 するが、この従来の構造には次のような問題点がある。 即ち、データバスライン6のA1膜厚は6000A程度が必 要であり、その上のSiN、層12は厚過ぎるとTFT特 性を悪化させるので、せいぜい3000A程度に限定され、 そのため、データパスライン6とゲートパスライン14間 に短絡の生じたり,ゲートバスライン14がデータバスラ イン6との段差部で断線を生じるといった問題がある。

[0009]

【発明が解決しようとする課題】本発明は上記の問題に **鑑み.データバスライン6とゲートパスライン14間に短** 絡の生じたり、ゲートパスライン14がデータパスライン 6との段差部で断線を生じたりすることのない構造のT

(3)

特開平4-334061

FTマトリックスの構造及びその製造方法を提供するこ とを目的とする。

[0010]

【課題を解決するための手段】図1(a), (b)は実施例の TFTマトリックスの断面図、図 2(a)~(f) は実施例 を示す工程順断面図,図3(a),(b)はデータバスライン の平坦化処理を説明するための断面図である。

【0011】上記課題は、透明絶録性基板1と、該透明 絶縁性基板1を覆う透明絶縁層3と、該透明絶縁層3に 表面の高さが該透明絶縁層3表面の高さとほぼ等しくな 10 るように埋め込まれた複数の平行なデータパスライン6 と、該透明絶縁層3上に順次積層されたソース・ドレイ ン電極 7, 8, 動作半導体層10, ゲート絶線層11, 12, ゲート電極13と、絶縁層12を介して該複数の平行なデー タバスライン6と直交する複数の平行なゲートバスライ ン14を有することを特徴とする薄膜トランジスタマトリ ックスによって解決される。

【0012】また,透明絶縁性基板1上に透明絶縁層3 を形成する第1の工程と、該透明絶縁層3上に複数の平 行な溝を有するマスク4を用いて該透明絶緑層3をエッ 20 る。 チングし、該透明絶縁層3に開孔5を形成した後、該開 孔 5 を金属層で埋め込んで、表面の高さが該透明絶縁層 3表面の高さとほぼ等しい複数の平行なデータバスライ ン6を形成する第2の工程と,全面に透明導電体を被着 した後それをパターニングして、ドレイン電極7及びソ 一ス電極8を形成する第3の工程と、全面に半導体層を 堆積した後それをパターニングして、該ドレイン電極7 及び該ソース電極8間の該透明絶縁層3上から両側の該 ドレイン電極7及び該ソース電極8上に展延する動作半 覆い全面に展延するゲート絶縁層12を形成する第5の工 程と、該ゲート絶録層12上に金属層を堆積した後それを バターニングして、該動作半導体層10上にゲート電極13 及び該ゲート電極13に接続しかつ該複数の平行なデータ バスライン6と該ゲート絶録層12を介して直交する複数 の平行なゲートパスライン14を形成する第6の工程を有 し、該第1の工程乃至該第6の工程をこの順序で行う博 膜トランジスタマトリックスの製造方法によって解決さ れる。

を有するマスク4を用いて該透明絶縁層3をエッチング し、該透明絶緑層3に開孔5を形成した後、該開孔5を 埋め込む金属層表面の高さが該透明絶緑層3表面の高さ とほぼ等しくなるように全面に金属層を堆積し、該マス ク4上の該金属層を該マスク4とともに除去し、該開孔 5周緑部に生じた該金属層のパリ6aを光を照射すること により溶融してなだらかにし、該透明絶縁層3に埋め込 まれた複数の平行なデータバスライン6を形成する第2 の工程を有する薄膜トランジスタマトリックスの製造方 法によって解決される。

[0014]

【作用】本発明によれば,データバスライン6は透明絶 緑層3に埋め込まれ,その表面の高さは透明絶縁層3表 面の高さとほぼ等しくなるので、その上にゲート絶縁層 12を介して直交するゲートバスライン14は平坦に形成さ れ、ゲートパスライン14とデータパスライン6の短絡や ゲートパスライン14の断線の生じることがない。したが って、TFTマトリックスの製造歩留りが高くなる。

[0015]

【実施例】図2(a)~(f) は実施例を示す工程順断面図 で、図4のA-A断面に相当するA-A断面図を示して いる。以下,これらの図を参照しながら,本発明の実施 例について説明する。

【0016】図2(a) 参照

透明絶縁性基板としてガラス基板1上にCェ膜2をスパ ッタ法により1000人の厚さに堆積し,それを動作半導体 **層とデータバスラインの下部に残すようにパターニグす** る。動作半導体層下部のCr膜2は遮光膜となり、デー タパスライン下部のCr膜2はエッチングストッパとな

【0017】図2(b) 参照

全面に透明絶縁層としてSiO2 層3を、プラズマCV D法により6000人の厚さに堆積し、その上にレジストを **塗布し、データバスライン形成部に複数の平行な溝を開** 口するレジストマスク4を形成する。レジストマスク4 をマスクにしてフッ酸系エッチング液を用いてSiO2 **層3をエッチングし、開孔5を形成する、この時、Cr** 膜2はエッチングストッパとなる。

【0018】図2(c) 参照

導体層10を形成する第4の工程と、該動作半導体層10を 30 スパッタ法により、全面にデータバスライン形成用金属 としてA1を堆積し、開孔5を埋め込む。レジストマス ク4上にもAlが堆積する。レジストマスク4を剥離 し、その上のA 1 も同時にリフトオフすることにより、 SiOュ 層3に埋め込まれたデータバスライン6を形成 する。この時、データパスライン6の高さはSiО₂ 層 3表面の高さにほぼ等しくなる。

【0019】図2(d) 参照

スパッタ法により、全面にソース・ドレイン用金属とし てITO等の透明導電体を500 人の厚さに堆積し、つづ 【0013】また,該透明絶縁層3上に複数の平行な溝 40 いて n^+ a-Siを500 人の厚さに堆積する。ITO層 とn⁺ a - S i をレジストマスクを用いてエッチング し、ITOのドレイン電極7及びソース電極8、さらに それらの上にn^{*} a-Siのコンタクト層 9 を形成す る。ドレイン電極7はデータバスライン6に電気的に接 続するように形成する。

【0020】図2(e) 参照

プラズマCVD法により,厚さ500 Aのa-Si層,厚 さ500 AのSiN.層を連続堆積する。その上にレジス トを塗布し、それをパターニングしてレジストマスクを *50* 形成し、そのレジストマスクをマスクにしてCF 系の

(4)

特開平4-334061

エッチングガスを用いてSiN:層,a-Si層,n⁻ a-Si層をエッチングし、ゲート絶録層11、動作半導 体層10, コンタクト層9を形成する。このようにして、 TFTの紫子分離を行う。

【0021】図2(1) 参照

プラズマCVD法により、全面に厚さ2500ÅのSiNx **層を堆積し、ゲート絶悬層12を形成する。このゲート絶** 録層12はデータパスライン6とゲートパスラインの交差 部の層間絶録層も兼ねる。

6000人の厚さに堆積し、それをパターニングして動作半 導体層10の上部にゲート電極13、及びゲート電極13に接 続しゲート絶縁層12を介してデータバスライン6と直交 する複数の平行なゲートパスライン14を形成する。

【0023】図1(a), (b)はこのようにして完成したT FTマトリックスの断面図であり、(a) は素子を含むA - A 断面図、(b)はデータパスライン 6 とゲートパスラ イン14の交差部を含むB-B断面図である。

【0024】図1(b) に見るように、データパスライン 6の表面はSiOz 膜3の表面と等しい高さに形成され 20 である。 るので、ゲートバスライン14はデータバスライン6との 交差部においても平坦に形成され、交差部でデータバス ライン6と短絡したり、断線したりすることはない。

【0025】製造の途中において、スパッタ法により、 全面にデータパスライン形成用AIを堆積し、開孔5を 埋め込み、レジストマスク4上のAlをリフトオフした 時. レジストマスク4の形状やAlの成膜条件によって は完全には平坦化されず、開孔5の周緑部にAlのパリ を生じることがある。

【0026】図3(a), (b)はその際のデータバスライン 30 6はデータバスライン の平坦化処理を説明するための図である。図3(a)はA 1のパリ6aの生じた状態を示し、(b) はそれに対してレ ーザ光を照射してAlのパリ6aを溶融してリフローさ せ、角をなだらかにしてほぼ平坦化した状態を示す。

[0027] 透明絶緑性基板3として軟化点がAlの融 点(660℃) より低いガラス基板を用いる時は、ガラス基 板を軟化点以下に保持するために瞬間的に光を照射し、 不透明なA 1部分にのみ光を吸収させ、A 1のパリ6aの リフローを行うようにする。光源としてレーザ、ハロゲ ンランプ等を使用することができる。また、この平坦化 40 15は画素電極 処理はソース・ドレイン電極が透明であれば、ソース・

ドレイン電極形成後でも行うことができる。

[0028]

【発明の効果】以上説明したように,本発明によればデ ータパスライン6の表面の高さが絶縁層3の表面の高さ とほぼ等しいから、ゲートバスライン14はデータバスラ イン6との交差部においても絶縁層12を介して平坦に形 成され、交差部でデータバスライン6と短絡したり、断 線したりすることはない。

【0029】本発明はTFTマトリックスの製造歩留り 【0022】その後、スパッタ法により、全面にA1を 10 を向上する効果を奏し、液晶ディスプレイパネルの歩留 り向上に寄与するものである。

【図面の簡単な説明】

【図1】実施例のTFTマトリックスの断面図であり,

(a) はA-A断面図, (b) はB-B断面図である。

【図2】(a)~(f)は実施例を示す工程順断面図であ る。

【図3】(a), (b)はデータパスラインの平坦化処理を説 明するための断面図である。

【図4】従来のスタガー型TFTマトリックスの平面図

【図5】従来のスタガー型TFTマトリックスの断面図 であり、(a) はA-A断面図、(b) はB-B断面図であ る。

【符号の説明】

1は透明絶縁性基板であってガラス基板

2は遮光膜でありエッチングストッパであってCェ膜

3は透明絶縁層であってSiOz層

4 はマスクであってレジストマスク

5は開孔

6aはパリであってAlのパリ

7はドレイン電極であって1T〇層

8はソース電極であってITO唇

9はコンタクト層であってn^{*} a - S i 層

10は動作半導体層であってa-Si層

11はゲート絶縁層であってSiN. 層

12は絶縁層でありゲート絶縁層であってSiN、層

13はゲート電極


14はゲートバスライン


(5)

特開平4-334061

[図1]


実施例のTFTマトリークスの断面図






[図3]

データバスラインの平坦化処理を説明するための断面図




【図2】

実施例を示す工程順断面図



[図4]

従来のスタガー型TF1マトリックスの平面図




(6)


特開平4-334061

【図5】

従来のスタガー型 TFTマトリー・クスの断面図



A-A 断面図 (a)



フロントページの続き

(72)発明者 田中 稔一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内